IBM「POWER6」CPUが10進数にも対応

　
　POWER6プロセッサでも、通常モードでは2進数が使われており、こちらの方がコンピュータには適している。2進数で使われる0と1という数字は、電圧の違いのほか、イエスまたはノー、上または下、オンまたはオフ、という対立する要素で簡単に表せるからだ。しかし、10本の指を持つ人間は、一般に10進法を使った数学を多用しており、実際、商業用データベースに格納された数値の半分以上は10進数だと、McCredie氏は説明する。
　
　
　しかし、コンピュータが10進数の数字を2進数に変換して演算を行い、結果を表示するために10進数に変換しなおす際に、演算結果に問題が生じる場合がある。例えば、1.5ドルの10％は14.9999セントではなく、15セントでなくてはいけない。ゆえに、税計算や政府が用いるアプリケーションの一部では、10進数ベースで計算を行うよう規制に定められていると、McCredie氏は語った。
　
　
　McCredie氏によると、「多数のソフトウェアパッケージが出回っており、10進数の計算を行なうことは可能だ」とのことだが、ハードウェア内で10進数の演算を実行すれば、処理速度を2〜7倍にまで上げられるという。それでも、2進数の計算よりは時間がかかる。POWER6プロセッサでも、10進数を使った場合、1つのクロックサイクルで実行できる演算は2進数には及ばない。競争に備えるPOWERファミリ。
　
　
　IBMでは、次期デュアルコアプロセッサであるPOWER6の生産を2006年内に開始し、サーバ向け製品として2007年の中ごろから発売する予定だ。このプロセッサは、UNIXサーバ市場でのIBMの復活を支えた一連のサーバプロセッサ製品の最新版となる。売り上げ面では、IBMは2005年、Hewlett-Packard（HP）、Sun Microsystemsを抑えてUNIXサーバ市場で首位となった。ただし、2006年上半期の売り上げは若干減少している。
　
　
　POWERファミリにはローエンドの「PowerPC」モデルも含まれ、おもな競合製品はIntelの「Itanium」、Sunと富士通の「SPARC」、およびIntelとAdvanced Micro Devices（AMD）から出荷されているx86プロセッサだ。
　
　
　POWERとPowerPCの製品ラインは、POWER6においてさらに一歩近づくことになる。POWER6には、多くのマルチメディア処理を高速化する「AltiVec」命令セットが搭載される。 AltiVecはVMXとも呼ばれ、 単一の処理命令を複数のデータ要素に分割して処理することで効率性を高めている。この仕組みはデスクトップマシンで動画や音声を処理するのには適しているが、サーバでもメリットがあり、遺伝子データ処理のような高い性能が要求される演算に威力を発揮するとMcCredie氏は述べている。
　
　
　ただし、AltiVecの導入には代償もあったとMcCredie氏は言う。AltiVecは有用な機能だが、現在のチップ製造技術では電流が`「漏れる」問題があるからだ。そのため、チップの中でアイドル状態になっている部分も、電力を消費し、熱が発生するという。
　
　
　また、POWER6の動作速度について、IBMは4GHzから5GHzの間になるとしており、McCredie氏は「4GHzより5GHzに近い値になるだろう」と述べた。
　
　
　これは 最高でも2.3GHzという現行の「POWER5」 と比べるとおよそ2倍のクロックスピードだ。この高速化に対応するため、IBMはPOWER6のチップ通信性能を向上させている。McCredie氏によると、POWER5では、チップと外部との通信速度は150Gバイト／秒だが、POWER6ではこれが300Gバイト／秒にまでアップするという。
　
　
　また、IBMはメインフレーム製品の持つハイエンドの信頼性向上機能をPOWER6にも移植したと、McCredie氏は説明する。これらの機能は、ソフトウェアが処理を中断せざるをえない状態に陥る前に、できるだけ多くのエラーを発見、解消するために導入された。
　
　
　POWER6では、保存している全データの状態が処理サイクルごとに記録される。そのため、エラーが見つかれば以前の状態に戻って問題の処理を再試行できるとMcCredie氏は言う。見つかったエラーが重大なものだった場合は、その処理状態を、丸ごと新しいプロセッサコアに移すことが可能だ。この機能は「CPUホットスペア」と呼ばれている。
　
　
　さらに、あらゆるデータ経路はチェックされ、チップ内を移動する際のデータ破損を防止している。
　
　
　POWER6の各チップは2個のプロセッシングコアを搭載している。また、各コアは高速のL2（レベル2）キャッシュメモリをそれぞれ4Mバイトずつ搭載している。これに対して、POWER5では2Mバイトのキャッシュを全コアで共有していた。さらに、McCredie氏によれば、オプションとして、チップ外に32MバイトのL3（レベル3）キャッシュを搭載し、2つのコアに共有させることも可能だという。
　
　
　各コアは、「スレッド」と呼ばれる命令シーケンスを2つ同時に処理できる。データベースのトランザクション処理において、2つ目のスレッド処理能力は1つ目のおよそ55％だとMcCredie氏は言う。これは、POWER5における2つ目のスレッド処理能力のおよそ2倍だ。
　
　
　また、仮想化機能を向上させるため、POWER6では最大で1024のパーティション作成が可能になり、それぞれのパーティションにオペレーティングシステムが導入できる。ただし、McCredie氏はユーザーもそこまでの細分化は求めていないだろうとの考えで、「この機能をそのままユーザーに提供することはないと思う。せいぜい200前後にするつもりだ」と語った。
　
　
　POWER6では、4つのソケットが第1層のファブリックで1つのソケット群にまとめられており、ソケット群内の4つのチップはそれぞれ他のチップすべてと直接接続される。さらにこのソケット群が、第2層の高速ファブリックを介して、それぞれ他の7つのソケット群と接続されている。この2階層のファブリックによって、すべてのプロセッサにおけるキャッシュメモリが同期される仕組みだ。